Alliacense Japanese
 


Fast Logic Portfolio

ファスト ロジック技術の用途

  • ファスト ロジックポートフォリオには、速度、消費電力、デジタルCMOSベースの集積回路における雑音排除性等を向上させる高速論理回路の実装に必要とされる多くの人気ある設計テクニックが含まれています。

  • この実証済みファストロジック設計テクニックは、マイクロプロセッサー、マイクロコントローラー、プログラマブル・ロジック、DSPsASICsSoCsSDRAM (DDRDDR2及びDDR3)NORフラッシュ、SRAM、そしてCMOSイメージ・センサー等を含むがそれらに限定されない複数タイプの集積回路の業界全体において、性能面での利点を達成することを可能にしてきました。

  • ファストロジックの設計は、設計が複数の集積回路ファミリーおよびアプリケーションに対し設計再利用戦略を使うことで簡単に転送可能であるために、過去および現在入手可能な多くの商業用製品における基本部分となっています。それにより、設計チームは設計サイクル時間や研究開発にかかる経費削減をはかることができます。設計再利用に関する詳細はここをクリックして下さい。
コピーライト2007-2010年アライアセンス社/お問い合せ